Скорость 256 ГТ/с, пропускная способность до 1 Тбайт/с и временной интервал менее 8 пикосекунд заставляют разработчиков по-новому взглянуть на дорожки, переходные отверстия, разъемы, материалы платы и даже шероховатость меди.
Еще недавно печатная плата воспринималась как относительно простая основа, задача которой — электрически соединить микросхемы, резисторы, конденсаторы и разъемы.Инженер разрабатывал принципиальную схему, назначал цепям классы, задавал ширину дорожек, проверял зазоры и передавал проект в производство. Если все соединения соответствовали схеме, а дифференциальные пары имели примерно одинаковую длину, плата обычно считалась готовой.С появлением высокоскоростных интерфейсов этот подход начал разрушаться.
Сначала выяснилось, что дорожка PCI Express — это не просто медное соединение, а линия передачи с определенным волновым сопротивлением. Затем стало понятно, что переходное отверстие является трехмерной электромагнитной структурой. Разъем превратился в источник потерь и отражений. Корпус микросхемы вошел в общий бюджет канала. Даже шероховатость меди, ориентация стеклоткани и химический состав диэлектрика начали влиять на результат. PCIe 8.0 доводит эту эволюцию до логического предела.
На целевой скорости 256 ГТ/с разработчик проектирует уже не просто печатную плату. Он проектирует распределенную СВЧ-систему, в которой каждая неоднородность способна исказить сигнал, каждые несколько десятых миллиметра имеют значение, а результат определяется не только принципиальной схемой, но и геометрией электромагнитного поля.
Важное уточнение: готового стандарта PCIe 8.0 пока нет
На момент публикации статьи PCIe 8.0 находится в разработке. В мае 2026 года PCI-SIG сообщила о выпуске проекта спецификации Draft 0.5 для участников организации. Целевые параметры остаются следующими:
- скорость передачи — 256,0 ГТ/с;
- совокупная двунаправленная пропускная способность конфигурации x16 — до 1,0 Тбайт/с;
- сохранение обратной совместимости с предыдущими поколениями;
- обеспечение требуемой надежности и малой задержки;
- развитие механизмов коррекции ошибок;
- снижение энергопотребления;
- рассмотрение новой технологии разъема.
Полный выпуск спецификации запланирован к 2028 году. Поэтому конкретные электрические нормы PCIe 8.0 еще могут уточняться, а открытые материалы не содержат всех параметров физического уровня. Это важное замечание. Сегодня нельзя открыть окончательный стандарт и уверенно заявить, какой будет допустимая длина конкретного канала, максимальная величина переходного остатка или точный бюджет потерь разъема PCIe 8.0. Но уже заявленной скорости достаточно, чтобы понять масштаб инженерной задачи.
1. Что означает скорость 256 ГТ/с
Аббревиатура GT/s означает giga-transfers per second — миллиарды передаваемых информационных переходов в секунду. GT/s не следует автоматически отождествлять с полезными гигабитами данных пользователя. Между физическим сигналом и данными приложения существуют:
- кодирование;
- служебные поля;
- заголовки пакетов;
- контроль целостности;
- коррекция ошибок;
- управление потоком;
- повторная передача поврежденных данных.
Однако для оценки предельной пропускной способности можно использовать упрощенный расчет. Для одной линии PCIe 8.0 целевой эквивалентный поток составляет:
В одном направлении конфигурация x16 теоретически передает:
Получаем:
или
PCI Express является полнодуплексным интерфейсом: передача в прямом и обратном направлениях осуществляется одновременно по отдельным дифференциальным парам. Поэтому суммарная двунаправленная величина равна:
=
То есть приблизительно:
Именно эту совокупную величину PCI-SIG указывает для конфигурации x16. Реальная полезная скорость прикладного обмена будет ниже из-за протокольных расходов, особенностей трафика и ограничений подключенных устройств.
Один терабайт в секунду — это не скорость будущего SSD
Число 1 Тбайт/с может создать впечатление, что один накопитель PCIe 8.0 сможет читать данные с такой скоростью. Но речь идет о сумме потоков всех шестнадцати линий сразу в обоих направлениях. Для одного направления предел составляет около 512 Гбайт/с, а устройство x4 теоретически получит четверть однонаправленной полосы x16:
=
Даже эта величина значительно превышает возможности современных массовых накопителей и показывает, что в первую очередь PCIe 8.0 предназначается не для обычного домашнего компьютера. Основные потребители такой полосы — системы искусственного интеллекта, ускорители, высокопроизводительные сетевые адаптеры, центры обработки данных, суперкомпьютеры и специализированные вычислительные платформы.
2. Как PCI Express дошел до 256 ГТ/с
PCI-SIG на протяжении многих лет придерживается принципа приблизительного удвоения пропускной способности с каждым новым поколением.
| Поколение | Скорость одной линии | Сигнализация | Частота Найквиста |
|---|---|---|---|
| PCIe 1.0 | 2,5 ГТ/с | NRZ | 1,25 ГГц |
| PCIe 2.0 | 5 ГТ/с | NRZ | 2,5 ГГц |
| PCIe 3.0 | 8 ГТ/с | NRZ | 4 ГГц |
| PCIe 4.0 | 16 ГТ/с | NRZ | 8 ГГц |
| PCIe 5.0 | 32 ГТ/с | NRZ | 16 ГГц |
| PCIe 6.0 | 64 ГТ/с | PAM4 | 16 ГГц |
| PCIe 7.0 | 128 ГТ/с | PAM4 | 32 ГГц |
| PCIe 8.0 | 256 ГТ/с, целевое значение | окончательные публичные параметры еще уточняются | около 64 ГГц при сохранении PAM4 |
PCIe 7.0 был официально выпущен в июне 2025 года. Он использует PAM4 и обеспечивает 128 ГТ/с на линию, а конфигурация x16 имеет совокупную двунаправленную полосу до 512 Гбайт/с. Для PCIe 8.0 в открытом описании Draft 0.5 пока не зафиксированы все детали физического уровня. Поэтому частоту около 64 ГГц следует рассматривать как инженерную оценку при условии продолжения архитектурной линии PCIe 6.0 и 7.0 с четырехуровневой PAM4-сигнализацией.
Эта оценка не заменяет будущие окончательные нормы стандарта, но хорошо показывает, в каком частотном диапазоне придется работать разработчикам.
3. Почему PCIe 6.0 перешел от NRZ к PAM4
До PCIe 5.0 использовалась двухуровневая сигнализация NRZ. Упрощенно передатчик формировал два состояния:
- низкий уровень;
- высокий уровень.
За один символьный интервал передавался один бит информации.
В PAM4 используются четыре уровня амплитуды. Один символ может представлять четыре комбинации:
Количество информации в одном символе составляет:
Поэтому при той же символьной частоте PAM4 может передавать вдвое больше информации, чем NRZ. Именно это позволило PCIe 6.0 увеличить скорость с 32 до 64 ГТ/с, сохранив частоту Найквиста на уровне 16 ГГц, характерном для PCIe 5.0. PCIe 7.0 использует ту же PAM4-сигнализацию и FLIT-режим, но удваивает физическую тактовую частоту, повышая частоту Найквиста до 32 ГГц. Однако PAM4 приходится платить за увеличение информационной плотности.
Вместо одного глаза появляются три
Для NRZ глазковая диаграмма имеет одно основное раскрытие между двумя логическими уровнями. PAM4 использует четыре уровня и три порога принятия решения. Поэтому приемник должен различать три значительно меньших по высоте глаза. Если полный диапазон напряжения остается примерно тем же, вертикальный запас каждого глаза сокращается приблизительно втрое. Любая помеха становится опаснее:
- шум питания;
- перекрестная наводка;
- отражение;
- джиттер;
- нелинейность передатчика;
- потери канала;
- искажение уровней;
- неправильная эквализация.
То, что для NRZ вызвало бы небольшое изменение формы сигнала, для PAM4 может привести к пересечению одного из трех порогов и ошибочному определению символа. Поэтому переход к PAM4 сопровождается применением:
- кодирования Грея;
- предварительного кодирования;
- коррекции ошибок FEC;
- контроля CRC;
- эквализации передатчика;
- сложной обработки в приемнике;
- повторной передачи поврежденных блоков.
В официальных материалах PCI-SIG прямо отмечается, что уменьшение высоты и ширины глаз PAM4 повышает чувствительность канала к ошибкам.
4. Менее восьми пикосекунд на один символ
Если PCIe 8.0 сохранит PAM4, два бита будут передаваться одним символом. Тогда при эквивалентной скорости 256 ГТ/с символьная частота составит:
Продолжительность одного символьного интервала:
Следовательно:
Один символ существует менее восьми пикосекунд.
Чтобы понять масштаб этой величины, представим, какое расстояние успевает пройти электромагнитная волна за это время.
В вакууме:
где:
Получаем:
В диэлектрике печатной платы сигнал распространяется медленнее. В зависимости от структуры линии и эффективной диэлектрической проницаемости скорость может составлять около 55–65% скорости света.и Следовательно, за один UI волна пройдет по плате приблизительно:
Это не означает, что дорожка длиной более полутора миллиметров автоматически перестает работать. Это означает другое: размеры обычных элементов печатной платы становятся сопоставимыми со временем существования одного символа. Переходное отверстие, контактная площадка, участок BGA-корпуса, конденсатор последовательной развязки и часть разъема уже нельзя считать бесконечно малыми объектами. Они становятся полноценными частями распределенного канала.
5. Почему плата становится СВЧ-устройством
Термин «СВЧ» часто ассоциируется с радарами, антеннами, радиопередатчиками и волноводами. На первый взгляд цифровая плата с процессором не имеет к ним отношения. Но электромагнитное поле не интересуется тем, называем ли мы сигнал цифровым или аналоговым. На физическом уровне существуют:
- напряжение;
- ток;
- электрическое поле;
- магнитное поле;
- отражение;
- поглощение;
- задержка;
- дисперсия;
- взаимная связь.
При низкой скорости инженер может приближенно считать дорожку идеальным проводником. Напряжение в разных ее точках считается практически одинаковым в один момент времени. При высокой скорости такое приближение разрушается. Дорожка становится линией передачи с распределенными параметрами:
где:
- (R’) — сопротивление на единицу длины;
- (L’) — индуктивность на единицу длины;
- (G’) — проводимость диэлектрика;
- (C’) — емкость на единицу длины.
Волновое сопротивление идеализированной линии можно представить как:
В реальном высокочастотном канале оно становится комплексной и частотно-зависимой величиной. Для дифференциальной пары инженер должен контролировать не только номинальные 85 Ом или другое заданное значение, но и:
- изменение импеданса по длине;
- баланс двух проводников;
- переход между слоями;
- связь с опорными плоскостями;
- расположение возвратных переходных отверстий;
- неоднородность в области разъема;
- переход через корпус микросхемы.
На PCIe 8.0 вопрос «соединены ли две точки» почти теряет смысл. Главный вопрос звучит иначе:
С какой амплитудой, фазой, задержкой и уровнем искажений электромагнитная энергия дойдет от передатчика до приемника?
6. Отражение возникает из-за любого изменения импеданса
Если волна движется по линии с сопротивлением (Z_0) и встречает нагрузку (Z_L), часть энергии может отразиться обратно. Коэффициент отражения определяется:
Если:
то:
Отражение отсутствует.Если линия имеет 85 Ом, а локальная неоднородность эквивалентна 100 Ом:
Около 8% амплитуды волны отражается от одной такой неоднородности. В реальном канале неоднородностей множество:
- выход передатчика;
- корпус;
- BGA-переход;
- дорожка;
- переходное отверстие;
- контактная площадка;
- конденсатор;
- разъем;
- вторая плата;
- корпус приемника.
Отражения многократно складываются и вычитаются в зависимости от частоты и фазы. В результате на приемнике появляется сложная искаженная форма сигнала. При относительно медленном интерфейсе небольшая неоднородность может быть практически незаметна. При символьном интервале около 8 пс она способна закрыть часть уже очень узкого глаза.
7. Канал — это не только дорожка
Одна из главных ошибок начинающего разработчика — считать каналом участок меди между двумя микросхемами. Фактически полный путь включает:
В него также могут входить:
- разделительные конденсаторы;
- кабель;
- ретаймер;
- промежуточная плата;
- бэкплейн;
- сокет процессора.
Потери каждого участка складываются. Если обозначить потери отдельных элементов как:
то суммарные потери в децибелах приближенно равны:
Нельзя сделать отличную трассировку на основной плате и проигнорировать плохой разъем. Нельзя выбрать дорогой СВЧ-материал и оставить длинные незаглушенные переходные остатки. Нельзя компенсировать плохой корпус одной только эквализацией приемника. Каждая часть канала расходует общий бюджет качества сигнала.
PCIe 7.0 уже показывает масштаб проблемы
Для PCIe 7.0 официальные образовательные материалы PCI-SIG указывают, что серверные топологии требуют потерь печатной платы менее 1 дБ на дюйм при 32 ГГц. Максимальный остаток переходного отверстия в приведенной таблице составляет всего 6 mil, то есть приблизительно 0,152 мм. Для сравнения:
Речь идет о величине, сопоставимой с толщиной листа плотной бумаги. Точные требования PCIe 8.0 пока не опубликованы в окончательном виде. Но при удвоении скорости ожидать возвращения к более мягким производственным допускам не приходится.
8. Обычного указания «FR-4» больше недостаточно
В проектах сравнительно низкой сложности разработчик может указать:
Материал платы — FR-4.
Для PCIe 8.0 этого недостаточно. FR-4 — не один строго определенный материал, а широкая группа стеклотекстолитов с различными характеристиками. Инженеру потребуются реальные данные:
- диэлектрическая проницаемость (D_k);
- тангенс угла диэлектрических потерь (D_f);
- зависимость параметров от частоты;
- толщина препрегов;
- содержание смолы;
- тип стеклоткани;
- профиль меди;
- шероховатость поверхности;
- технологические допуски;
- изменение характеристик при температуре и влажности.
Два материала с одинаковым обозначением «FR-4» могут показывать совершенно разные потери на частотах в десятки гигагерц.
Диэлектрические потери растут с частотой
В упрощенном виде диэлектрические потери возрастают пропорционально:
где:
- (f) — частота;
- () — относительная диэлектрическая проницаемость;
- () — тангенс угла диэлектрических потерь.
При удвоении частоты потери не остаются прежними. Поэтому материал, приемлемый для PCIe 5.0, может оказаться слишком потерянным для PCIe 7.0 и тем более для будущего PCIe 8.0.
9. Ток течет только в тонком поверхностном слое меди
С ростом частоты проявляется скин-эффект: переменный ток вытесняется к поверхности проводника. Глубина проникновения определяется:
где:
- ();
- () — магнитная проницаемость;
- () — проводимость материала.
Для меди на частоте 64 ГГц глубина скин-слоя составляет примерно:
Для сравнения, толщина стандартного медного слоя печатной платы может составлять десятки микрометров. Но на такой частоте ток использует лишь тончайшую область у поверхности. Это делает критичной шероховатость меди. Для постоянного тока небольшие неровности поверхности почти незаметны. Для СВЧ-тока они увеличивают фактическую длину пути, повышают сопротивление и потери. Поэтому медь с очень грубым профилем, удобная для сцепления с диэлектриком, может оказаться плохим выбором для высокоскоростного канала. Разработчику приходится искать компромисс между:
- адгезией;
- технологичностью;
- надежностью;
- высокочастотными потерями.
10. Стеклоткань может разделить дифференциальную пару
Печатный диэлектрик обычно состоит из смолы и стеклянных волокон. Эти материалы имеют разную диэлектрическую проницаемость. Если один проводник дифференциальной пары проходит преимущественно над пучком стекловолокна, а другой — над областью смолы, скорости распространения сигналов могут различаться. Возникает glass weave effect — влияние структуры стеклоткани. Разность задержек двух проводников вызывает внутри парный перекос:
Дифференциальный сигнал частично преобразуется в синфазный. Это может:
- ухудшить глазковую диаграмму;
- повысить излучение;
- увеличить чувствительность к шуму;
- нарушить баланс приемника.
На более низких скоростях проблема решается запасом по времени. При UI менее 8 пс даже доли пикосекунды становятся заметной частью символьного интервала. Методы уменьшения эффекта включают:
- выбор более однородной стеклоткани;
- использование spread glass;
- диагональную трассировку относительно волокон;
- контролируемое смещение пар;
- подбор материалов с меньшим контрастом ();
- моделирование статистического перекоса.
11. Переходное отверстие превращается в резонатор
На принципиальной схеме переходное отверстие отсутствует. В САПР оно выглядит как маленькая окружность. На высокой частоте это сложная трехмерная структура, состоящая из:
- металлического ствола;
- контактных площадок;
- антипадов;
- соединения с дорожкой;
- паразитной емкости;
- паразитной индуктивности;
- остаточного участка;
- окружающих опорных плоскостей.
Если сигнал переходит, например, с верхнего слоя на четвертый, а металлизированный ствол продолжается до нижней стороны платы, неиспользуемая часть образует via stub — переходной остаток. Электромагнитная волна заходит в этот участок, отражается от его конца и возвращается обратно. При определенной частоте остаток действует как четвертьволновый резонатор. Приближенная частота первого резонанса:
где:
- () — скорость распространения;
- (l) — длина остатка.
Чем короче временной интервал и выше спектральная полоса, тем меньший остаток становится опасным. Поэтому для высокоскоростных плат применяют:
- обратное сверление — backdrilling;
- глухие переходные отверстия;
- скрытые переходы;
- микроотверстия;
- переходы via-in-pad;
- оптимизированные антипады;
- возвратные отверстия земли рядом с сигнальными переходами.
При этом просто удалить остаток недостаточно. Нужно также обеспечить непрерывный путь возвратного тока при переходе между опорными плоскостями.
12. Возвратный ток важен не меньше сигнальной дорожки
Дифференциальный сигнал часто ошибочно представляют как ток, который течет по одному проводнику и полностью возвращается по второму. На практике часть электромагнитного поля связана с опорными плоскостями. Соотношение зависит от:
- расстояния между проводниками;
- расстояния до плоскости;
- типа линии;
- симметрии;
- наличия неоднородностей;
- частоты.
Если пара переходит между слоями с разными опорными плоскостями, возвратная составляющая должна также перейти между этими плоскостями. Без расположенного рядом возвратного отверстия ток ищет обходной путь. Это приводит к:
- росту индуктивности;
- увеличению площади петли;
- преобразованию дифференциального сигнала в синфазный;
- дополнительному излучению;
- перекрестным наводкам;
- ухудшению импеданса перехода.
Поэтому около сигнальных переходов размещают согласованную структуру возвратных отверстий. Их число и положение выбираются не по правилу «поставим несколько земляных via для надежности», а на основе электромагнитной модели.
13. Разъем становится одним из главных ограничений
Традиционный краевой разъем PCIe CEM должен одновременно обеспечивать:
- высокоскоростной обмен;
- механическую фиксацию;
- подачу питания;
- совместимость поколений;
- возможность установки сменной платы;
- приемлемую стоимость;
- многократное подключение.
Но с ростом частоты его геометрия становится все более сложным компромиссом. Каждый контакт имеет:
- индуктивность;
- емкость;
- взаимную связь;
- резонансы;
- потери;
- разброс параметров.
Контактные площадки платы также создают неоднородность. На переход влияют форма вырезов в опорных слоях, расстояние между контактами, металлические элементы разъема и даже механические детали конструкции.
Именно поэтому одной из официальных целей PCIe 8.0 является оценка новой технологии разъема. PCI-SIG пока не утверждает в открытых материалах окончательную замену привычного CEM-разъема, но сам факт включения этого вопроса в цели Draft 0.5 показывает, насколько близко существующие механические интерфейсы подошли к своим физическим пределам.
14. Согласование длины уже не решает задачу
Во многих руководствах по проектированию высокоскоростных плат основное внимание уделяется равенству длин. Разработчик получает правило:
Разница длин в дифференциальной паре должна быть не более определенной величины.
Затем одна дорожка искусственно удлиняется меандром, пока значения в отчете САПР не сравняются. Но геометрическая длина — только один из параметров задержки. Реальное время прохождения зависит от:
а скорость распространения определяется структурой электромагнитного поля. Два участка одинаковой геометрической длины могут иметь разную электрическую задержку, если отличаются:
- шириной;
- расстоянием до опорного слоя;
- окружением;
- типом диэлектрика;
- плотностью стеклоткани;
- переходами между слоями;
- взаимной связью;
- количеством площадок и переходных отверстий.
Более того, меандр способен создать новые проблемы:
- сильную связь соседних сегментов;
- локальное изменение импеданса;
- дополнительное затухание;
- резонансы;
- увеличение перекрестной наводки.
Правильная задача звучит не так:
Сделать одинаковыми числа в отчете Length.
Она звучит так:
Обеспечить требуемое временное и фазовое согласование с учетом реальной структуры канала.
15. Перекрестная наводка превращается в часть бюджета ошибок
Когда рядом проходят две высокоскоростные линии, их поля взаимодействуют. Возникают:
- емкостная связь;
- индуктивная связь;
- ближняя перекрестная наводка NEXT;
- дальняя перекрестная наводка FEXT.
На PCIe 8.0 речь идет уже не просто о заметном импульсе на соседней линии. Наводка может изменить один из четырех уровней PAM4 настолько, что приемник ошибочно определит символ. Особенно опасны:
- длинные параллельные участки;
- плотная трассировка под BGA;
- переходы с несимметричными антипадами;
- близкое расположение нескольких разъемов;
- разрывы опорной плоскости;
- неодинаковое окружение проводников пары;
- синхронное переключение множества линий.
Простого правила «расстояние между парами равно трем ширинам дорожки» может оказаться недостаточно. Необходимо анализировать конкретную структуру:
- в частотной области;
- во временной области;
- при различных комбинациях активности соседних линий;
- с учетом технологических отклонений.
16. Целостность питания становится частью целостности сигнала
Иногда разработчик рассматривает Signal Integrity и Power Integrity как разные дисциплины. Первая отвечает за дорожки данных, вторая — за конденсаторы питания. В высокоскоростном приемопередатчике они неразделимы. Шум питания влияет на:
- пороги PAM4;
- выходную амплитуду;
- фазу тактового сигнала;
- работу PLL;
- восстановление тактовой частоты;
- джиттер;
- эквализацию;
- чувствительность приемника.
Представим, что питание передатчика изменяется на небольшую величину:
Если часть этого изменения преобразуется в фазовую ошибку, возникает джиттер:
где () — коэффициент преобразования шума питания в джиттер.
При UI около 8 пс даже десятые доли пикосекунды могут занимать заметную часть временного бюджета. Официальные материалы PCIe 7.0 уже показывают предельно малые временные величины. Для 128 ГТ/с приводится ограничение общего тактового джиттера на уровне десятков фемтосекунд, а ширина контрольного глаза измеряется единицами пикосекунд. Для PCIe 8.0 энергосистема платы должна проектироваться как часть высокочастотного канала:
- импеданс питания;
- расположение развязывающих конденсаторов;
- резонансы PDN;
- связь между доменами питания;
- шум преобразователей;
- возвратные токи;
- распределение земли;
- питание тактовых генераторов.
17. Эквализация: попытка восстановить сигнал после канала
Высокочастотные составляющие сигнала затухают сильнее низкочастотных. Из-за этого короткие импульсы растягиваются и начинают накладываться на соседние символы. Возникает межсимвольная интерференция — ISI. Для ее компенсации применяют эквализацию.
На стороне передатчика
Передатчик может заранее изменить форму импульса:
- усилить переходные составляющие;
- ослабить основной уровень;
- применить предыскажение;
- использовать несколько коэффициентов до и после текущего символа.
Такой механизм называется FFE — Feed-Forward Equalization.
На стороне приемника
Приемник может использовать:
- CTLE — непрерывный линейный эквалайзер;
- FFE;
- DFE — эквалайзер с обратной связью по решениям;
- адаптивную настройку коэффициентов.
PCIe 7.0 уже требует сложной обработки сигнала. В официальных материалах приводится эталонный приемник с усилением CTLE около 22 дБ на 32 ГГц, многокоэффициентным FFE и DFE. Но эквализация не создает информацию из ничего. Если сигнал полностью погребен под шумом, отражениями и перекрестными помехами, цифровой алгоритм не сможет надежно его восстановить. Эквализация расходует энергопотребление, увеличивает сложность и сама может распространять ошибки между соседними символами. Она компенсирует предсказуемые искажения канала, но не отменяет необходимость качественного проектирования.
18. FEC исправляет ошибки, но не исправляет плохую плату
С переходом на PAM4 допустимая первичная частота ошибок физического канала стала выше, чем в поколениях NRZ. Чтобы сохранить надежность обмена, PCIe 6.0 ввел:
- FLIT-режим;
- облегченную коррекцию ошибок FEC;
- контроль CRC;
- повторную передачу поврежденных данных.
PCIe 7.0 сохраняет ту же структуру FLIT и механизмы FEC/CRC, удваивая скорость за счет повышения тактовой частоты. В целях PCIe 8.0 также отдельно указано обеспечение требуемых показателей FEC, надежности и задержки. Это может породить опасное заблуждение:
Если есть коррекция ошибок, качество трассировки уже не так важно.
На самом деле FEC работает только в пределах расчетной частоты и структуры ошибок. Если канал создает слишком много повреждений:
- FEC перестает справляться;
- увеличивается число повторов;
- падает полезная пропускная способность;
- растет задержка;
- повышается энергопотребление;
- соединение может перейти на меньшую скорость;
- в худшем случае линк не устанавливается.
Коррекция ошибок — страховочная сетка. Она не является лицензией на плохую разводку.
19. Ретаймер становится активной частью топологии
На высоких скоростях длину медного канала невозможно увеличивать бесконечно. Для восстановления сигнала применяются ретаймеры.
Ретаймер:
- принимает ослабленный сигнал;
- восстанавливает тактовую частоту;
- принимает решение о переданных символах;
- формирует новый сигнал;
- передает его дальше.
То есть это не простой усилитель. Он разрывает длинный аналоговый канал на два более коротких. Ретаймер помогает преодолеть потери:
- длинной основной платы;
- бэкплейна;
- разъемов;
- кабелей;
- добавочной карты.
Но он также добавляет:
- стоимость;
- потребление;
- тепловыделение;
- задержку;
- сложность конфигурации;
- необходимость собственного питания;
- еще один возможный источник отказа.
PCI-SIG рассматривает ретаймеры, электрические кабели и оптические решения как способы расширения физической дальности PCIe. В материалах по PCIe 7.0 отдельно описываются сценарии соединения плат, стоек и вычислительных ресурсов с применением медных кабелей и оптических участков.
20. Медная дорожка начинает уступать место кабелю и оптике
На первый взгляд переход от дорожки на плате к кабелю кажется шагом назад. Но кабель может иметь более однородную геометрию и меньшие потери, чем сложный маршрут по многослойной материнской плате через множество переходов и разъемов. Поэтому высокоскоростные системы постепенно переходят к топологиям:
Для большей дальности электрический участок может заменяться оптическим. PCI-SIG уже сделала PCIe 7.0 более приспособленным к оптическим соединениям и продолжает работу над электрическими и оптическими вариантами расширения канала. Это не означает, что PCIe 8.0 полностью откажется от меди. Но область применения каждого решения будет разделяться:
- внутри корпуса микросхемы — очень короткие электрические соединения;
- между микросхемами на одной плате — высококачественная трассировка;
- между платами — разъем или внутренний кабель;
- между вычислительными модулями — активный электрический либо оптический канал;
- между стойками — преимущественно оптика.
Чем выше скорость, тем ближе источник преобразования электрического сигнала в оптический перемещается к кристаллу.
21. Почему обычная проверка правил САПР бессильна
САПР может проверить:
- соединенность цепей;
- минимальный зазор;
- ширину дорожки;
- длину;
- число переходов;
- отсутствие коротких замыканий;
- соответствие формальным правилам.
Но она не определит автоматически, что реальный канал работоспособен. Плата может полностью пройти DRC и при этом иметь:
- слишком большие потери;
- резонанс переходного остатка;
- опасное отражение от конденсатора;
- сильную межпарную связь;
- неудачную структуру разъема;
- недопустимый фазовый перекос;
- проблему стеклоткани;
- резонанс питания;
- слишком высокий синфазный шум.
Электрическая проверка отвечает на вопрос:
Соединены ли необходимые выводы?
Проверка целостности сигнала отвечает на другой вопрос:
Сохраняет ли канал информацию при требуемой скорости и заданном уровне ошибок?
Это разные задачи.
22. Как должен выглядеть процесс разработки платы PCIe 8.0
Для интерфейсов предыдущих поколений разработка часто шла по схеме:
Для PCIe 8.0 канал необходимо проектировать до начала трассировки.
Этап 1. Определение топологии
Нужно установить:
- типы передатчика и приемника;
- число линий;
- предполагаемую длину;
- количество переходов;
- наличие разъема;
- необходимость ретаймера;
- размещение разделительных конденсаторов;
- возможность применения кабеля;
- требования обратной совместимости.
Этап 2. Выбор материала и стека
Совместно с производителем платы определяются:
- конкретные ламинаты;
- реальные значения (D_k) и (D_f);
- типы препрегов;
- толщина диэлектрика;
- профиль меди;
- ширина проводников;
- расстояние между проводниками;
- расстояние до опорной плоскости;
- допуски импеданса.
Стек нельзя окончательно выбирать после завершения трассировки. Он является частью электрической модели.
Этап 3. Получение моделей компонентов
Потребуются модели:
- корпуса микросхемы;
- BGA-перехода;
- разъема;
- ретаймера;
- разделительного конденсатора;
- переходного отверстия;
- тестового приспособления.
Обычно используются S-параметры и IBIS-AMI-модели.
Этап 4. Предварительное моделирование
До начала полной разводки оцениваются:
- вносимые потери;
- возвратные потери;
- перекрестная связь;
- задержка;
- резонансы;
- допустимая длина;
- необходимость ретаймера;
- параметры переходов.
Этап 5. Трехмерное моделирование критических структур
Особого внимания требуют:
- выход из BGA;
- переход между слоями;
- область разъема;
- via-in-pad;
- backdrill;
- разрывы плоскостей;
- сложные изгибы;
- плотные группы линий.
Двухмерного калькулятора импеданса для них недостаточно.
Этап 6. Посттрассировочный анализ
После разводки извлекается реальная геометрия и повторно рассчитываются:
- S-параметры;
- глазковые диаграммы;
- статистический BER;
- джиттер;
- чувствительность к технологическим отклонениям;
- влияние соседних линий;
- различные режимы эквализации.
Этап 7. Совместный анализ SI и PI
Проверяется влияние:
- шума питания;
- резонансов PDN;
- одновременного переключения;
- тактовых генераторов;
- преобразователей питания;
- возвратных токов;
- разрывов земли.
Этап 8. Изготовление тестовых структур
На панели размещаются купоны для измерения:
- импеданса;
- потерь;
- задержки;
- параметров переходов;
- качества backdrill;
- реальных свойств материала.
Этап 9. Лабораторная проверка
Используются:
- рефлектометр;
- векторный анализатор цепей;
- высокочастотный осциллограф;
- анализатор ошибок;
- тестовые платы;
- калиброванные приспособления;
- методы de-embedding.
Этап 10. Испытание совместимости
Даже плата, хорошо работающая с одним экземпляром процессора и одной добавочной картой, должна проверяться с различными устройствами, режимами и технологическими разбросами.
23. Измерительный прибор тоже становится частью модели
На частотах в десятки гигагерц нельзя просто припаять длинный провод к тестовой точке и подключить осциллограф.
Измерительный тракт сам содержит:
- кабели;
- разъемы;
- переходники;
- пробники;
- тестовые площадки;
- адаптеры;
- собственные потери и отражения.
Прибор показывает не только исследуемую плату, но и сумму характеристик всей измерительной системы. Поэтому применяется de-embedding — математическое исключение влияния тестовых приспособлений. Для этого необходимо заранее охарактеризовать:
- тестовую плату;
- соединители;
- кабели;
- зонды;
- калибровочные структуры.
На PCIe 7.0 PCI-SIG отдельно подчеркивает необходимость точного определения параметров измерительного пути до высоких частот, чтобы исключить его влияние из результата. На PCIe 8.0 неправильно спроектированная тестовая площадка может искажать сигнал сильнее, чем сам исследуемый участок.
24. Производство превращается в часть разработки
Для обычной платы производитель получает Gerber-файлы и технологические требования. Для высокоскоростного проекта такого обмена недостаточно. Разработчик должен работать с заводом еще до завершения платы. Необходимо согласовать:
- доступные материалы;
- фактические значения диэлектрической проницаемости;
- профиль медной фольги;
- минимальный диаметр сверления;
- точность совмещения;
- параметры металлизации;
- возможности backdrill;
- остаток после обратного сверления;
- допуск импеданса;
- метод контроля;
- требования к купонам;
- повторяемость между партиями.
Даже небольшое изменение препрега может изменить:
- ширину дорожки;
- импеданс;
- задержку;
- потери;
- связь между парами.
Если завод самостоятельно заменит материал на «аналогичный», электрическая модель может перестать соответствовать реальному изделию. Поэтому спецификация материала должна включать не только торговое название, но и контролируемые электрические характеристики.
25. Почему копирование Reference Design перестает работать
Для PCIe 3.0 или PCIe 4.0 разработчик иногда мог взять готовую топологию отладочной платы, повторить ее с небольшими изменениями и получить работоспособный результат. На PCIe 8.0 такой подход становится крайне рискованным. Эталонная топология зависит от:
- конкретного стека;
- корпуса микросхемы;
- типа разъема;
- толщины диэлектрика;
- шероховатости меди;
- параметров переходов;
- расположения опорных плоскостей;
- производственного процесса;
- моделей передатчика и приемника.
Перенос геометрии на другую плату не означает перенос ее электрических характеристик. Например, дорожка шириной 90 мкм может иметь требуемый импеданс в одном стеке и совершенно другой — в другом. Переход, рассчитанный под восьмислойную плату толщиной 1,6 мм, будет вести себя иначе в шестнадцатислойной конструкции толщиной 2,4 мм. Reference Design остается полезным источником информации. Но копировать придется не рисунок дорожек, а инженерную логику:
- почему выбран такой стек;
- как распределен бюджет потерь;
- зачем применен backdrill;
- почему конденсатор расположен именно здесь;
- как организован возвратный путь;
- чем подтверждена работоспособность канала.
26. Основные мифы о PCIe 8.0
Миф 1. Нужно только выдержать дифференциальный импеданс
Правильный импеданс необходим, но недостаточен. Канал также ограничивают:
- потери;
- джиттер;
- перекрестная связь;
- перекос;
- отражения;
- шум питания;
- качество разъема;
- параметры корпуса.
Среднее значение 85 Ом не гарантирует, что вдоль канала отсутствуют локальные провалы до 60 Ом и всплески до 110 Ом.
Миф 2. Короткая дорожка всегда безопасна
Короткий участок с сильной неоднородностью может быть хуже более длинной, но однородной линии. Разъем, переход или контактная площадка способны создать резкое отражение независимо от общей длины.
Миф 3. Ретаймер исправит любую трассировку
Ретаймер может разделить длинный канал, но он должен получить сигнал, который еще возможно восстановить. Он не устраняет:
- плохое питание;
- неправильную опорную плоскость;
- чрезмерную наводку;
- локальный резонанс;
- ошибку разводки пары.
Миф 4. FEC скроет все ошибки
FEC работает только в установленном диапазоне частоты ошибок. Плохой канал быстро исчерпывает его возможности.
Миф 5. Проверить все можно после изготовления
После выпуска платы можно измерить проблему, но далеко не всегда можно ее исправить. Ошибка в переходе, стеке, разъеме или расположении ретаймера часто требует полного перевыпуска платы.
Миф 6. PCIe 8.0 касается только разработчиков серверов
Сегодня — в первую очередь да. Но инженерные подходы высокопроизводительных систем постепенно переходят в более массовые интерфейсы. То, что сейчас требуется для PCIe 7.0 и 8.0, позже становится актуальным для:
- Ethernet;
- USB;
- автомобильных интерфейсов;
- камер;
- памяти;
- межмодульных соединений;
- промышленной автоматики.
27. Что изменится в работе инженера-печатника
В традиционной модели инженер печатных плат воспринимается как специалист, который размещает компоненты и соединяет их в соответствии с принципиальной схемой. Для PCIe 8.0 этого недостаточно. Разработчик должен понимать:
- теорию линий передачи;
- S-параметры;
- электромагнитные поля;
- частотно-зависимые материалы;
- потери проводника;
- дисперсию;
- принципы PAM4;
- джиттер;
- эквализацию;
- Power Integrity;
- методы измерения;
- статистический анализ канала.
Появляется новая граница компетенций. Инженер больше не может полностью разделить:
- схемотехнику;
- топологию;
- производство;
- измерения;
- корпусирование;
- программную настройку PHY.
Все эти области влияют на один и тот же результат.
28. Экспертное мнение Ассоциации разработчиков и конструкторов
По оценке Ассоциации разработчиков и конструкторов, PCIe 8.0 является не просто очередным удвоением скорости интерфейса. Он показывает фундаментальное изменение роли печатной платы в современной электронике.
Раньше плата была преимущественно носителем компонентов и соединений. Теперь она становится высокочастотной функциональной частью изделия наравне с микросхемой. Ее материал, стек, геометрия переходов и качество производства непосредственно участвуют в обработке сигнала.
Печатная плата больше не является нейтральной
В низкочастотной схеме разработчик может заменить одну плату другой, если соединения сохранены. В PCIe 8.0 геометрия соединения фактически является частью принципиальной схемы. Изменение:
- толщины слоя;
- типа меди;
- размера антипада;
- длины остатка;
- положения возвратного отверстия
может оказаться эквивалентным изменению номинала компонента в аналоговой схеме. Поэтому конструкторская документация будущего должна содержать не только Gerber-файлы, но и электрическую модель канала.
Главным ресурсом становится не САПР, а компетенция
Можно приобрести дорогое программное обеспечение. Можно купить мощный вычислительный сервер. Можно заказать моделирование у подрядчика. Но программа не объяснит автоматически, почему модель построена неверно. Ошибочные:
- параметры материала;
- граничные условия;
- модели корпусов;
- настройки приемника;
- свойства переходов
приведут к красивому, но бесполезному результату. Высокоскоростная разработка требует специалиста, который способен связать расчет с реальной физической конструкцией.
Технологический суверенитет начинается с материалов и измерений
Обсуждая независимость электронной промышленности, часто говорят только о производстве микросхем. Но интерфейсы уровня PCIe 8.0 показывают, что вычислительный компонент невозможно реализовать без развитой сопутствующей экосистемы. Потребуются:
- низкопотерные материалы;
- стабильные ламинаты;
- контролируемая медь;
- высокоточное многослойное производство;
- микроотверстия;
- качественный backdrill;
- высокочастотные разъемы;
- надежные ретаймеры;
- измерительные лаборатории;
- модели компонентов;
- специалисты по SI и PI.
Можно получить передовой процессор и не суметь передать данные от него к ускорителю. В таком случае производительность кристалла останется недоступной на уровне системы.
Нельзя готовить инженеров только как операторов САПР
На таких скоростях обучение по принципу «нажмите эту кнопку и задайте правило длины» окончательно теряет смысл. Необходимо возвращать в инженерную подготовку:
- электродинамику;
- теорию цепей;
- волновые процессы;
- измерения;
- анализ погрешностей;
- физику материалов;
- основы корпусирования;
- работу с реальными осциллограммами и S-параметрами.
PCIe 8.0 не отменяет фундаментальную физику. Он делает ее незнание слишком дорогим.
29. Что следует делать компаниям уже сегодня
Даже если организация не планирует разрабатывать PCIe 8.0 в ближайшие годы, подготовка к высокоскоростным интерфейсам требует времени.
Сформировать компетенцию Signal Integrity
В компании должен появиться специалист или команда, понимающая:
- канальное моделирование;
- параметры материалов;
- переходы;
- разъемы;
- эквализацию;
- измерения.
Передача всей ответственности производителю платы недостаточна. Завод отвечает за изготовление, но не может самостоятельно определить требования всей электронной системы.
Создать библиотеку проверенных структур
Полезно накапливать собственные модели:
- переходов;
- разъемов;
- BGA-выходов;
- разделительных конденсаторов;
- тестовых площадок;
- кабельных переходов.
Каждая изготовленная плата должна становиться источником знаний для следующего проекта.
Наладить взаимодействие с производством
Необходимо заранее понимать:
- какие материалы доступны;
- какие параметры реально контролируются;
- какие размеры стабильны;
- какой остаток backdrill достижим;
- как завод измеряет импеданс;
- какие тестовые купоны поддерживает.
Инвестировать в измерения
Без физической проверки симуляция превращается в веру. Даже если компания не может приобрести полный набор высокочастотного оборудования, ей необходимо иметь доступ к:
- профильной лаборатории;
- измерениям S-параметров;
- анализу джиттера;
- испытаниям BER;
- квалифицированному de-embedding.
Документировать принятые решения
Важно сохранять не только итоговую плату, но и причины выбора:
- почему использован этот материал;
- почему допустима такая длина;
- зачем установлен ретаймер;
- как рассчитан переход;
- какими измерениями подтвержден канал.
Через несколько лет именно эта информация позволит заменить компонент, изменить производителя или адаптировать конструкцию.
30. Окончательно ли печатная плата стала СВЧ-устройством?
Строго говоря, любая печатная плата всегда была электромагнитным устройством. Просто на низких частотах многие явления были настолько малы, что ими можно было пренебречь. PCIe 8.0 не создает новую физику. Он убирает право ее игнорировать. На скорости 256 ГТ/с:
- миллиметры превращаются в значимые электрические длины;
- пикосекунды становятся рабочими временными интервалами;
- фемтосекунды входят в бюджет джиттера;
- шероховатость меди влияет на затухание;
- стеклоткань влияет на фазу;
- переходное отверстие работает как резонатор;
- разъем становится фильтром;
- питание изменяет время принятия решения;
- корпус микросхемы становится частью канала.
Поэтому название статьи не является преувеличением. Для разработчика PCIe 8.0 печатная плата действительно становится СВЧ-системой.
Заключение
PCIe 8.0 обещает целевую скорость 256 ГТ/с на линию и совокупную двунаправленную пропускную способность до 1 Тбайт/с в конфигурации x16. Финальный стандарт запланирован к 2028 году, а опубликованный в 2026 году Draft 0.5 подтверждает сохранение этого направления.
Но главное значение PCIe 8.0 заключается не в впечатляющем числе терабайт в секунду. Он окончательно меняет саму методику разработки электроники. Принципиальная схема больше не описывает все устройство. Линия на схеме может превратиться в:
- дифференциальный СВЧ-тракт;
- многослойную структуру;
- цепочку переходов;
- разъем;
- кабель;
- ретаймер;
- оптический участок.
Для успешного проекта необходимо объединить:
- схемотехнику;
- топологию;
- электродинамику;
- Power Integrity;
- моделирование;
- производство;
- измерения.
В эпоху PCIe 8.0 инженер уже не просто рисует соединение между двумя микросхемами. Он управляет распространением электромагнитной волны через сложную физическую систему. И чем быстрее становится цифровой интерфейс, тем очевиднее главный закон современной разработки:
Никакой отдельной цифровой физики не существует.
Есть электромагнитные процессы, которые мы научились использовать для передачи цифровой информации.
PCIe 8.0 — это момент, когда данное утверждение перестает быть красивой теорией и становится обязательным условием работоспособности платы.
Об авторе
